#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04044692 A

(43) Date of publication of application: 14 . 02 . 92

(51) Int. CI

G11C 11/401

(21) Application number: 02153062

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(22) Date of filing: 11 . 06 . 90

(72) Inventor:

**OISHI TSUKASA** 


#### (54) SEMICONDUCTOR MEMORY

# (57) Abstract:

PURPOSE: To unnecessitate a dummy memory cell by adopting two transistors and one capacitor as memory cells.

CONSTITUTION: In the circuit diagram of the semiconductor memory, the fact of composing memory cell parts 45-50 are composed of two transistors and one capacitor is different from conventional one, and a dummy word line and the dummy memory cell are unnecessitated. As the configuration, in the semiconductor memory crossing the two bit lines at every two paired bit lines in the middle of the paired bit lines, two gates among transfer gates 27-38 are connected to one word line in paired bit lines 1a, 1b, 2a, 2b, 3a and 3b, and the sources of the respective transfer gates are connected to capacitors 39-44.

COPYRIGHT: (C)1992,JPO&Japio



			-

⑩日本国特許庁(JP)

① 特許出願公開

# @ 公開特許公報(A) 平4-44692

Solnt. Cl. 5

識別記号

庁内整理番号

每公開 平成4年(1992)2月14日

G 11 C 11/401

8526-5L G 11 C 11/34

362 A

審査請求 未請求 請求項の数 1 (全6頁)

❷発明の名称

半導体配億装置

②特 頭 平2-153062

②出 廢 平2(1990)6月11日

**仍**発 明 者 大 石

司 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・

エス・アイ研究所内

勿出 顋 人 三菱電機株式会社

東京都千代田区丸の内2.丁目2番3号

四代 理 人 弁理士 大岩 增雄 外2名

明 細 書

1. 発明の名称

半導体記憶装置

# 2. 特許請求の範囲

3. 発明の詳細な説明

〔 選禁上の利用分野 〕

との発明はダイナミック型半導体配像装置に関 し、特に個号競み出し誤りを防止する半導体配置 装置に関するものである。

[従来の技術]

このダイナミック型半導体配位装置において第 2 図で、例えばピット線対 (2a)。(2b)を選択した場合についてその動作説明する まず書き込みについては、ワード級のに正電圧を印加し、トランスファゲート的を導通状態にしておいて、ピット級から電子を供給した後、トランスファゲート的を非導通にすれば、電子がキャベシタ(6)に書表され情報 "L" の書き込みとなり、ピット線(2a)から電子を供給しなければ、キャベシタ(6)は電子が空の状態になり情報 "H" の書き込みとなる。

また、読み出しについてはビット線対 (2a)、(2b) をあらかじめ決められた電位 Vp (ブリチャージ電位)にした後、フローティング状態にし、トランスファゲート以を開くと、キャパシタ(6)に審視されている電子とビット線 (2a) に存在する電子が平均され、情報 "L" の場合はビット線 (2a) の電位が少し下がり、情報 "H" の場合はビット線 (2a) の電位が少し上がる。これを基準電位となるビット線 (2b) の電位と比較し、その意をセンスアンブ四により増幅する。

次に信号読み出し時に、各ピット 線対上にあら われる信号電圧を考える。各ピット線は第3図に

上記II)式と上記12)式とVp = 1/2Vcc であること を用いれば、

$$V_z C_8 V_{00} = C_B (V_H - V_L) + C_8 (V_H - V_L) +$$

 $2 C_{BB} (V_H - V_L) + C_{BB} (V_H - V_L - V_1 + V_2) \cdots$  (3) 上記(3)式となる。上記(3)式において、ビット線 聞ノイズの影響が出て、読み出し電位差が最も小 さくなるのは、 $V_1 = V_L$ .  $V_2 = V_H$ の時である。 このとき、

$$V_H - V_L = \frac{1/2 C_8 V_{CO}}{C_B + C_8 + 4 C_{BB}}$$
 (5)

となる。

メモリセルの高泉横化が進み、ピント線ピッチが小さくなつてくると、ピット線間容量 C<sub>BB</sub> が増大し、読み出し電位差が小さくなり、読み出し余裕が低下すると共にソフトエラー耐性が悪化し、ついには諷動作に至るという問題が生ずる。

とのような問題に対して改良された従来のもの として、1つおきのピット級対の2本のピット機 示すよりに、各々セルブレートあるいは基板を介して接地電圧(周足電位)に対して CB、関級ピット線に対して CBB なる容量を有するものとする。メモリセル容量を CBとすると、メモリセルには "田" 書き込み時で書き込み電圧を Vao とすると CSVco、 "L" 書き込み時で 0 なる電荷が書えられている。

ピット級のブリチャージレベルを $\frac{V_{cc}}{2}$  として、 セルブレート電圧を $V_{OP}$  とすると、例えばピット 級対 (2a)、(2b) が選択され、ピット級 (2a) が H 、 ピット級 (2a)が L 、ピット級 (1b) の電位が  $V_{L}$  、 ピット級 (2a) の電位が  $V_{L}$  の時を考えてみる。

ピット級(2a)の読み出し前と読み出し徒の変位 は、

 $C_BV_P + C_S(V_{OO} - V_{CP}) = C_BV_H + C_S(V_H - V_{OP})$   $+ C_{BB}(V_H - V_L) + C_{BB}(V_H - V_L)$  · · · · · (1) ビット器 (2a) の飲み出し前と飲み出し後の変位は、

$$C_BV_P + C_S (V_P - V_{OP}) = C_BV_L + C_S (V_L - V_{OP}) + C_{BB} (V_L - V_H) + C_{BB} (V_L - V_S)$$
 .... (2)

をピット様対の途中で交差させる方式がある。との方式はピット辞聞容量の増大による読み出し電位差の低下を抑えようとするものである。次に、 との方式により隣接ピット辞聞容量のノイズがどのように伝説されるかを説明する。

第4図は特開昭60-254489号公報に示された改良された従来のダイナミック型半導体配位装置の回路図である。図において、(51)はピット線対の交差部を表わす。

ピット級 (2a) の電位は、

$$C_BV_P + C_8(V_{00} - V_{CP}) = C_8V_H + C_8(V_H - V_{CP})$$
  
+  $C_{BB}(V_H - V_L) + \frac{C_{BB}(V_H - V_L)}{2} + \frac{C_{BB}(V_$ 

ピット級(26)の電位は、

$$C_{B}V_{P} + C_{8}(V_{P}-V_{OP}) = C_{B}V_{L} + C_{8}(V_{L}-V_{OP})$$

$$+ C_{BB}(V_{L}-V_{H}) + \frac{C_{BB}}{2}(V_{L}-V_{I}) + \frac{C_{BB}}{2}(V_{L}-V_{I})$$

上記(6)式と上記(7)式及び  $V_P = \sqrt{\epsilon V_{CO}}$  であるととを用いると、

$$|V_{1}C_{8}V_{00} = C_{8}(V_{H}-V_{L}) + C_{8}(V_{H}-V_{L}) +$$

$$|V_{1}C_{8}V_{00}| = C_{8}(V_{H}-V_{L}) + \frac{C_{8}}{2}(V_{H}-V_{L}) + \frac{C_{8}}{2}(V_{H}-V_{L})$$

$$= (V_{H}-V_{L}) (C_{8}+C_{8}+3C_{8}) \cdot \cdot \cdot \cdot \cdot (8)$$

脱み出し電位差は、

$$V_{H} - V_{L} = \frac{1/2 C_{8} V_{OO}}{C_{B} + C_{3} + 3 C_{BB}}$$
 (9)

助配(5)式と上記(9)式を比較すると、読み出し電位送が大きくなり、改良されているのが判る。

ところが、ここで第4図にかけるピット級 (34) について同様の計算を行うと、

最悪の状態で読み出し気位差 $V_H = V_L$  は、

# 賃位差を考えてみる。

但し、この従来のものでは前記第2図の従来例 に対してメモリセル部が異なつているのみであるから、第6図に示す各ピット 籤間の容量関係を示す図は第3図のものと同一である。

まず、ピント級 (2s) の電位変化は電荷保存の法 則により、最も禁間ノイズの大きいパターンを考 えて、メモリセルの容量を Ca'とすると、

$$C_B V_P + C_8' V_{QQ} = C_B V_H + C_8' (V_H - V_L) + C_{BB} (V_H - V_L) + C_{BB} (V_H - V_L) \qquad \cdots \qquad 0$$

となる 同様に ビット級 (2a) の気位変化は、  $C_B V_P - C_8' V_{CO} = C_B V_L + C_8' (V_L - V_P) +$ 

$$C_{BB}(V_L - V_H) + C_{BB}(V_L - V_H) \qquad \cdots \qquad 02$$

は、大は、日本のは、日本の

$$2 C_{B'} V_{OO} = C_{B} (V_{H} - V_{L}) + 2 C_{B'} (V_{H} - V_{L}) + 2 C_{BB} (V_{H} - V_{L}) + 2 C_{BB} (V_{H} - V_{L})$$

$$= (V_{H} - V_{L}) (C_{B} + 2 C_{B'} + 4 C_{BB}) \cdot \cdot \cdot (3)$$

よつて既み出し气位法 $V_H - V_L$ は

$$V_H - V_L = \frac{2 C_{g'} V_{QQ}}{C_{B} + 2 C_{g'} + 4 C_{BB}} \cdots 04$$

$$V_{H} - V_{L} = \frac{1/1 C_{S} V_{CC}}{C_{B} + C_{S} + 4 C_{BB}} \qquad ..... \qquad (4)$$

となり、読み出し気位差における C<sub>BB</sub> の影響が第 2 図に述べた従来のものに比べ改善されていない ことがわかる。

第6図は従来のもう1つの改良されたダイナミック型半導体配位装置の国路図である。第6図が第2図の従来のものと相違するのはメモリセル部的、切、細が2個のNチャネルトランジスタと1個のキャパシタで構成されてかり、又、ダミーワード級かよびダミーメモリセルが不用となつている点である。

構成としては、ビント級对(Ia)。(Ib)。(2a)。(2b)。(3a)。(3b) にかいてそれぞれ 1 本のワード線 22 代対して 2 個のトランスフアゲート23、 23。63 22、23、24のゲートが最続され、各トランスファゲートのソースがキャバシタ 23。42、42に接続されている。

とのダイナミック型半導体配管装置において例えば、ピット級対(2a)。(2a)についてその読み出し

となる。上記04式と前記(5)式と比較すると分母部で係数が2となり、一見読み出し気位益は大きくなったように見えるが実際のダイナミック型ランダムアクセスメモリを考えると、Cg' は第2 図の従来例における Cg よりも小さくなる。との為、ビット経験容量によるノイズの影響をあまり改善できないことが組る。

### [発明が解決しようとする課題]

従来の半導体記憶装置は以上のように構成されていたので、隣接ビット練問容量が増大するにつれ、読み出し電位蓋が減少し、読み出し余裕の低下等を招き、誤動作に至つたりソフトエラー率の悪化等の問題点があつた。

この発射は上配のような問題点を解消するため になされたもので、従来のものよりも既み出して 位弦を大きくできる半導体記憶装置を得ることを 目的とする。

# 『誤題を解決するための手段』

との発明に係る半導体記憶装置は、1つかきの ビット般対の2本のビット線が交差部を有するビ

りセルを2個のトランジスメと1個のキャパシメ で横成したものである。

#### [作用]

この発明における半導体記憶装置は、2個のト ランジスタと1個のキャパシタでメモリセルを構 成することにより、読み出し電位差が大きくなり ビット経閲容量ノイズによる電位の変化が起るつ ても、読み出しヒット線と基準ビット線の電位の 高低酸係の反転を起こり難くし、又、ダミーメモ リセルが不用とたる。

#### [ 実施例]

以下、この発明の一実施例を図れついて説明す る。第1図はこの発明の一実施例である半導体記 **賃装置の回路図である。第4図に示す改良された** 従来のものとはメモリセル部綱、網、網、網、網、網 50 が 2 個のトラングスタと 1 個のキャパシタで構 立されている点が異なり、又、ダミーワード競及 びメミーメモリセルが不用となつている。

構成としては、1つおきのピット級対の2本の

ピット線(公)の電位変化は、

$$C_BV_P - C_8'V_{00} = C_BV_L + C_8'(V_L - V_H) +$$

$$C_{BB}(V_L - V_H) + \frac{C_{BB}}{2}(V_L - V_i) + \frac{C_{BB}}{2}(V_L - V_z)$$

00 2 00 E 9

$$2 C_{S}' V_{OO} = C_{B}(V_{H} - V_{L}) + 2 C_{S}' (V_{H} - V_{L}) +$$

$$2 C_{BB}(V_{H} - V_{L}) + \frac{C_{BB}}{2}(V_{H} - V_{L}) + \frac{C_{BB}}{2}(V_{H} - V_{L})$$

$$= (V_{H} - V_{L})(C_{B} + 2 C_{S}' + 3 C_{BB}) \cdot \cdot 0$$

よつて読み出し電位差は、

$$V_{H} - V_{L} = \frac{2 C_{S}' V_{OO}}{C_{B} + 2 C_{S}' + 3 C_{BB}} \cdots \omega_{S}$$

となる。上記四式と前記(9)式と比較すると、分母 那でCg'が2倍となつているが、との四式において Cs'はCB に比較してかなり小さい。そして、分子 部において Cs' Vaq が 4倍になつており、読み出し 覚位差が大きく改善されているのが刊る。

又、この実施例によれはメモリセルキャパシタ の容量 Ca'を第2図に示す前配従来のものの 1/4 だ

ット越構成を持つ半導体配位装置において、メモ (4) ピット級をピット級対の途中で交差させる半導体 配位装置にかいて、ビット線対(ls)。(lb)。(2a)。 (26)、(36)、(36)においてそれぞれリ本のワード級 に対して2個のトランスファゲート四、四、四、四、 30、67、62、63、64、68、68、69、69、69のゲートが 接続され、各トランスファゲートのソースがキャ パシタ四、心、仰、心、心、心、神に妄読されている。

> 次に、上記ダイナミック型半導体記憶装置にお いて、信号読み出し時に各ピット級対にあらわれる る信号電圧を考える。但し、との実施例では改良 された従来例に対してメモリセルが異なつている のみであるから、那し図に対する各ピット線の容 豊関係を示す図は第5図と同一である。

例えばピット線対(込)。(26)についてその読み出 し賃位差を考えると、

ピット級 (2a) の電位変化は、

$$c_B V_P + c_{S'} V_{OO} = c_B V_H + c_{S'} (V_H - V_L) +$$

$$c_{BB} (V_H - V_L) + \frac{c_{BB}}{2} (V_H - V_L) + \frac{c_{BB}}{2} (V_H - V_L)$$

減少させた状態でもピット線の交差を1回行うだ けで、メミーメモリセルを用いなくても従来の改 良例をさらに改良した特局昭 63-26895 号公職 に示されたピット線2回交送方式と同様のピット 級間ノイズによる読み出し電位差低減防止効果を 得ることができる。

ととで特観昭 63-26895 号公報に示される ピ ット級交差法ではこの実施例と同様の計算を行う 読み出し電位差 V<sub>H</sub>ーVL はどのピット 譲にないても

$$V_{H} - V_{L} = \frac{1/2 C_{3} V_{00}}{C_{B} + C_{5} + 3 C_{BB}}$$
 .....

となつている。

なお、上紀実施例ではセンスアンプにNMOS型 センスアンプを用いた場合を示したが、センスア ンプにCMOS型のセンスアンプを用いてもよい

又、上配実施例ではピット蘇対が交蓋部を持た ない構成と「個のピット顔対おきに交換部を持つ 構成について説明したが、ピット線の交送部は、 任意のピット級について、又はピット組上の任意 の場所に配置することができる

# 特閒平4-44692 (6)

又、上配実施例に用いられるメモリセルキャパ ショは、特に特定せずあらゆる形状のキャパショ に進用できる。

#### [ 発明の効果]

以上のようにこの発明によれば、1つかきのピット部対の2本のピット部がフォールデンドピット 継続成をとる半導体配便装置にかいて、メモリセルとして2トランジスタ、1キャペンタを採用したので、ピット報間容量を介した隣接ピット部からの適音が読み出し電位整に与える影響を小さくし、又、ダミーメモリセルが不用となるという効果がある。

# 4. 図面の簡単な説明

第1図はとの発明の一実施例である半導体記憶 装置の回路図、第2図は従来の半導体記憶装置の 回路図、第3図は第2図の回路の各ピット級の容 量関係を示す説明図、第4図は従来の第1改良例 である半導体配置装置の回路図、第5図は第4図 の回路の各ピット級の容量関係を示す説明図、第 6図は従来の第2の改良例である半導体記憶装置

# 1 B

24~26: センスアンプ 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38: トランスププゲート 39, 40, 41, 42, 43, 44: キャパシタ 45, 46, 47, 48, 49, 50: メモリセル

51: ピット線交叉部

の回路図である。

図において、24〜28はセンスアンプ、20〜26はトランスファゲート、31〜44はキャパシタ、40〜 はメモリセル、(51)はピット総交登部を示す。 なお、図中、同一符号は同一、または相当部分を示す。

代理人 大岩堆雄

